首页> 外文OA文献 >Comparative Study of Different Low Power Design Techniques for Reduction of Leakage Power in CMOS VLSI Circuits

【2h】

Comparative Study of Different Low Power Design Techniques for Reduction of Leakage Power in CMOS VLSI Circuits

机译：降低CMOS VLSI电路泄漏功率的不同低功耗设计技术的比较研究

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
P. S. Aswale; S. S. Chopade;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Leakage Power Reduction by Adaptive Logic Cell technique in CMOS VLSI Digital circuit design [J] . Uday Panwar, Kavita Khare The mediterranean journal of electronics and communications . 2014,第3期

机译：CMOS VLSI数字电路设计中通过自适应逻辑单元技术降低泄漏功率
2. A New Leakage Power Reduction Technique for CMOS VLSI Circuits [J] . M. Geetha Priya, K. Baskaran, D. Krishnaveni, Journal of Artificial Intelligence . 2012,第4期

机译：CMOS VLSI电路的降低泄漏功率的新技术
3. Leakage Power Reduction Techniques for Nanoscale CMOS VLSI Systems and Effect of Technology Scaling on Leakage Power [J] . P.Prashanti, A.Shravya, K.Dhruthi Vasista, International Journal of Engineering Trends and Technology . 2017,第6期

机译：纳米CMOS VLSI系统的漏电降低技术及技术扩展对漏电功率的影响
4. A circuit technique for leakage power reduction in CMOS VLSI circuits [C] . Venkata Ramakrishna Nandyala, Kamala Kanta Mahapatra 2016 International Conference on VLSI Systems, Architectures, Technology and Applications . 2016

机译：用于降低CMOS VLSI电路中的泄漏功率的电路技术
5. A novel dynamic power cutoff technology (DPCT) for active leakage reduction in deep submicron VLSI CMOS circuits. [D] . Yu, Baozhen. 2007

机译：一种新颖的动态功率截止技术（DPCT），用于降低深亚微米VLSI CMOS电路中的有源泄漏。
6. Comparative Design Study for Power Reduction in Organic Optoelectronic Pulse Meter Sensor [O] . Fahed Elsamnah, Anubha Bilgaiyan, Muhamad Affiq, 2019

机译：有机光电脉搏计传感器功率降低的比较设计研究
7. Study of Ultra Low Power Design and Power Reduction Techniques for VLSI Circuits at Ultra Low Voltages [O] . Varanasi Phani Kameswara Abhishikth 2015

机译：超低压VLsI电路的超低功耗设计和功率降低技术研究

Comparative Study of Different Low Power Design Techniques for Reduction of Leakage Power in CMOS VLSI Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅